EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。
シリーズ「2022年度版 実装技術ロードマップ」の第58回となります。
第3章第3節第2項（3.3.2）「ウェハレベルパッケージ（WLP）、パネルレベルパッケージ（PLP）、部品内蔵基板」の始めの項目「3.3.2.1 WL-CSP（Wafer Level-Chip Size Package）」の概要を簡単に説明しています。
小型少ピンパッケージのQFNとWL-CSPはカバー範囲（ピン数と厚み、本体寸法）が重複します。後者は端子がアレイ配置なのでピン数が多くなるとQFNに対して優位になります。
逆にQFNは良品ダイだけを選択してパッケージングしているのに対し、WL-CSPは不良品ダイもパッケージングしてしまうので、不良品の廃棄コストはWL-CSPが高くつきそうです。
詳しくは記事をお読みいただけるとうれしいです。
