EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。
シリーズ「2022年度版 実装技術ロードマップ」の第59回となります。
第3章第3節第2項（3.3.2）「ウェハレベルパッケージ（WLP）、パネルレベルパッケージ（PLP）、部品内蔵基板」の第2項目「3.3.2.2 FO-WLP、FO-PLP、部品内蔵基板」の概要説明に入りました。
本コラムの前回で説明した「チップサイズパッケージ」こと「WL-CSP」は、シングルダイが前提であり、ダイサイズが収容可能なピン数の最大値を決めています。多ピン向きではありません。
そこで多ピンかつ複数ダイを収容可能なウエハーレベルのパッケージング技術「FO-WLP」と「FO-PLP」が考案されました。先進パッケージング技術の代表格となっているパッケージング技術です。
その組み立て工程はかなり複雑であり、従来の後工程（パッケージング工程）からすると何倍ものステップがあります。
といっても前工程（ウエハー処理工程）に比べるとまだまだ簡素なのですが。
詳しくは記事をお読みいただけるとうれしいです。
