PC Watch様から頂いておりますコラム「セミコン業界最前線」を更新しました。
「スマホの基幹部品をさらに小さく薄くするTSMCのパッケージ技術」
http://pc.watch.impress.co.jp/docs/column/semicon/1065205.html
TSMCがスマートフォンやウエアラブルデバイスなどのサブシステム向けに開発中の、薄型小型パッケージ技術を国際学会VLSI技術シンポジウムでの発表などから、紹介しています。
FOWLP技術であるInFOパッケージを積層することで、サブシステムを小型で薄いモジュールにまとめてしまおうというものです。TSV技術よりも低い製造コストで、サイズの異なるシリコンダイを垂直に3次元積層するというのが最大の特徴と言えます。
TSMCの論文を読むと、「ああ、TSV技術って原理的は凄いけれども、物理的な無理をいろいろと抱えている技術なんだなあ」ということが良く分かります。TSVは、はっきり言って、筋が悪いです。
特にシリコン貫通電極による歪みときたら。記事には書きませんでしたが、その昔、日本でTSVの研究をしている方の学会発表では、応力によってシリコンダイにクラックが入ってました。今はそれほど酷くはないですが、応力は入るので、貫通電極付近がデッドスペースになってしまう。応力を減らすためにシリコンダイを薄くするのは当たり前で、でも薄くする工程が入ることがまたコスト増分になるという。
同じTSVでも「シリコンインターポーザ」は配線と受動素子だけなので、応力は問題になりません。それでもシリコンインターポーザのコストは結構に凄いらしく、ハイエンドグラフィックスやハイエンドFPGAといった用途にシリコンインターポーザは限定されています。
一方でワイヤボンディングによる積層技術の進化ときたら。恐ろしいほどです。記事の途中に写真が一枚だけ入っていますよね。あれ、4年前の技術なんすよ。4年前。それから17枚積層（ロジック1枚とNANDフラッシュメモリ16枚）の製品の話が入っています。こいつに至っては6年前の技術です。6年前で17枚積層。しかもeMMCです。つまり、モバイルのフラッシュストレージ用であり、比較的低コストな製品であることが分かりますよね。高性能コンピューティング向けではありません。うわー。なんてことだ（以下略）。
