コラム「デバイス通信」を更新。「3nm以降のCMOSロジックを支える配線技術」

EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。

シリーズ「 imecが語る3nm以降のCMOS技術」の第21回となります。今回から多層配線技術がテーマとなります。

eetimes.itmedia.co.jp

技術ノードの寸法名が7nm、5nm、3nm、2nmと縮小していくのに対し、多層配線のピッチ（MP）はあまり縮みません。
微細化が鈍化してきています。銅配線に限界が見え始めており、代替金属の配線開発が本格的に進んでおります。

詳しくは記事をお読みいただけるとうれしいです。