EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。
シリーズ「 imecが語る3nm以降のCMOS技術」の第24回となります。
第21回以降は、3nm以降のCMOSロジックに対応した多層配線技術を解説しています。
今回から、多層配線に不可欠なビア電極技術を取り上げます。
多層配線では、配線そのものよりも配線層間を接続するビア電極の方が製造が難しいのが一般的です。
電流集中があるのでエレクトロマイグレーションが起こりやすい、細い孔に金属を埋め込むので抵抗が上昇しやすい、といった課題があります。
詳しくは記事をお読みいただけるとうれしいです。
