EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。
シリーズ「 imecが語る3nm以降のCMOS技術」の第26回となります。
第21回以降は、3nm以降のCMOSロジックに対応した多層配線技術を解説しています。
2層離れた配線層(例えばM1とM3)をダイレクトに接続するスーパービアの開発が進められています。
ビア抵抗の削減が主な目的です。
ただし、スーパービアにはいくつかの課題があります。
eetimes.itmedia.co.jp
特に大きな課題は、スーパービアが中間の配線層をブロックし、レイアウトを阻害するという問題です。
詳しくは記事をお読みいただけるとうれしいです。