EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。
高性能コンピューティング向け相互接続技術のシリーズ第2回です。
「高性能コンピューティングの相互接続技術（2）：NVIDIAがMOSFETの比例縮小則（デナード則）を解説」
http://eetimes.jp/ee/articles/1701/13/news025.html
「古典的なデナード・スケーリング（比例縮小則）」の内容とその終わりを解説しております。
半導体の黄金時代（小さくするだけでほぼすべてが上手くいく時代）を牽引したのは、デナード則とムーア則の2つの法則だと言えます。ムーア則はあまりに有名ですが、経験則であり、工学的な裏付けはありません。デナード・スケーリングはMOS FETを縮小するときの工学的な指針となる法則で、経験則ではなく、アカデミックな議論です。
デナード・スケーリングの最も重要な点は、MOSトランジスタを小さくすると、密度が増えるだけではなく（小さくすると密度が増えるのは当たり前のこと）、トランジスタが高速化し、しかも、消費電力が増えないことを指摘したことにあります。極端に言えば、「小さくするだけで速くなる」のです。このことが微細化を牽引する最大の動機となり、開発努力の結果としてムーアの法則を長期にわたって実現してきた、というのが黄金時代「だった」とも言えます。
