Electronics Pick-up by Akira Fukuda

日本で2番目に(?)半導体技術に詳しいライターのブログ

コラム「デバイス通信」を更新しました。TSMCの高性能・高密度パッケージング技術「CoWoS」解説の後編です


EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。



「デバイス通信(107) TSMCが解説する最先端パッケージング技術(6):TSMCの高性能・高密度パッケージング技術「CoWoS」(後編)」
http://eetimes.jp/ee/articles/1704/28/news048.html


高性能・高密度パッケージング技術「CoWoS」の構造と製造工程を解説しております。


製造工程は、シリコンウエハー(と支持体のキャリア)の状態でTSVや高密度金属配線などを形成する「ウエハープロセス」を使って製造することが特徴です。シリコンダイの搭載と接続まで、ウエハー状態で処理してしまう。個別のシリコンインターポーザに切り出すのは、その後です。


TSMCの資料(記事で紹介している講演資料とは別の資料です)によると、TSMCが考えていた製造方法は最初は別の工程でした。シリコンダイの搭載前にシリコンウエハーをインターポーザに切り出す工程(CoCoS)です。CoCoSとCoWoSでは、完成形は同じなのですが、製造設備はかなり違ってきます。この点は記事で書いております。



CoCoSは、インターポーザの反りの問題から製造歩留まりが上がらず、TSMCは結局、量産化を断念したようです。記事では少しぼかした表現になっています。


おまけ:最新パッケージング技術の書籍について

半導体の高次元化技術

半導体の高次元化技術


半導体パッケージング技術の書籍は、最近はほとんど出版されていないようです。
2012年以降は壊滅状態に見えます。旧世代のパッケージング技術の本は
いろいろあるのですが、もはや「古典の勉強」になってしまう。


いろいろ調べて、唯一見つかったのが上記の書籍。
2015年4月発行で、2.nDから3Dをカバーしているようです。
ただ、大失敗なのがタイトル。
半導体の高次元技術」では検索してもなかなか見つからないです。
しかもこのタイトルだけから中身をイメージすることはほぼ不可能。
とても残念です。

あと、この本は読んでないので、内容に関してはコメントしません。