TSV技術による3Dと2.nDの半導体パッケージング技術を解説した書籍「半導体の高次元化技術」

このエントリーで触れた書籍です。
http://d.hatena.ne.jp/affiliate_with/20170428

参考図書として購入して一読しました。

半導体の高次元化技術

2015年4月20日発行なので、2014年末時点の情報が元になっていると思われます。
半導体パッケージング技術の解説書（一部の超高額本を除く）ではたぶん、最も新しい本でしょう。

最大の問題はタイトルにあります。

タイトルが「半導体の高次元化技術」。
サブタイトルが「貫通電極による3D/2.5D/2.1D実装」。

とにかくサブも含めてタイトルが全然ダメです。読者が検索しそうな単語は、パッケージング、パッケージ、後工程、TSV、実装、半導体などと考えます。ただ、実装は一般用語と重なりますし、半導体では範囲が広すぎます。検索でこの本がヒットするためには、パッケージあるいはパッケージングという単語、それからTSVがタイトルに入っていることが必須です。

ところがいずれも入っていない。さらにはTSVが入っておらず、「貫通電極」になっています。驚きです。「シリコン貫通電極」なら理解できますが、「貫通電極」では検索ワードになっていません。東京電機大学出版局の編集者の怠慢あるいは無能さに呆れます。みすみす売り上げの機会を失っている。

自分が編集長だったら、すぐにタイトルにパッケージとTSVを入れたものに変更して内容を「少しだけ」アップデートした書籍を出版しますよ。

内容は。TSV技術とその応用であるパッケージング技術が大半を占めています。全体が140ページあり、その中で前半の60ページがTSV技術の目的と製造工程と応用です。TSV技術を学ぶには良いです。

応用はワイドI/Oの記述が主体で、今となっては無駄でしょう。製品化されているHBMの記述はあまりないです。またTSV技術ではなく、2.5D/2.1D技術の解説が望まれているのに、こちらの記述が少ない上に、シリコンインターポーザ技術よりも代替技術（樹脂インターポーザなど）に記述が割かれています。そして、FOWLP技術に関する説明は、ほぼ皆無（一読した範囲ではたぶんゼロ）です。これは2017年現在のFOWLP技術に対する注目度からすると、良くありません。

全体としては、商業ベースのパッケージング技術との大きなズレを感じる書籍です。TSV技術が主体なのはまだ参考になります。でも今やTSVはマイナー技術の扱いです。FOWLP技術の解説が求められているのに、それがない。2014年時点ですでにFOWLP技術は存在していたのですから、視点が外れている（先見性がない）と言わざるを得ません。またメモリ応用の比重が強すぎます。しかもワイドIOという、なぜ廃れてしまった（2014年の時点でDRAM次期インタフェースでワイドIOが本命候補であるという事実はない）技術をかなりの分量で取り上げているのか、理解に苦しみます。労力の無駄です。

半導体技術の進展は、前工程はもちろんのこと、後工程もかなりペースが速いです。2000年代に出版された書籍は内容がすでに陳腐化しており、「古典」としての役目に終わっています。ところが、日本では2010年代に入ってからは半導体技術に関する新しい解説書がほとんど発行されていません。たぶん、出版しても売れる見込みがないのでしょう。売れる見込みの無いものは出版されませんからね。

「半導体の高次元化技術」の出版は、それ自体が稀有な事例と言えますが、上記のようにいろいろと失敗している。こうなると出版元に半導体のことを少しだけでも知っている編集者がいないのではないか、という疑惑にかられます。