Electronics Pick-up by Akira Fukuda

日本で2番目に(?)半導体技術に詳しいライターのブログ

コラム「デバイス通信」を続けて更新。「3次元パッケージングの理想と現実」

EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。最先端パッケージング技術のシリーズ第2回です。


「デバイス通信(103) TSMCが解説する最先端パッケージング技術(2):3次元集積化(3D IC)の理想と現実 」
http://eetimes.jp/ee/articles/1704/13/news027.html


フリップチップCSPやPoP(パッケージオンパッケージ)などの小型パッケージが商品化されたころには、次はTSV技術(シリコン貫通電極技術)による3次元集積化だと言われていました。TSV技術の開発には、かなりの年月がかけられてきました。しかし、シリコンダイの積層技術としてはワイヤボンディングがとても安価で、しかも改良によってかなりの枚数のシリコンダイを積層できるようになってしまう。TSV技術の出番は遠のきました。


しかしワイヤボンディング積層は、積層するシリコンダイのサイズがかなり揃っている必要があります。極端な話、メモリ向きの技術です。ロジックとメモリの積層には、あまり適していません。そこでモバイル機器では、ロジックとメモリの積層にPoP技術を採用していました。でも、ロジックダイ1枚と、メモリダイ1枚(あるいは2枚くらい)が基本構成です。


それではロジックとロジックの集積はどうするのか。困りました。そこで登場した解決策が、2.5次元(2.5D)と呼ばれているパッケージング技術です。


そんな内容の記事です。お手すきのときにでも、眺めていただくとうれしいです。