EETimes Japan誌から頂いておりますコラム「ストレージ通信」を更新しました。
「抵抗変化メモリの開発動向(12):SanDiskが語る、抵抗変化メモリのセル選択スイッチ技術(前編)」
http://eetimes.jp/ee/articles/1612/27/news031.html
高密度なメモリセルアレイを実現するメモリセルとして一般的なのは、1個のセル選択トランジスタと1個の記憶素子で1個のメモリセルを構成するアーキテクチャです。記憶素子がキャパシタであると「1T1C」、記憶素子が抵抗素子であると「1T1R」などと呼ばれます。
しかし大容量の抵抗変化メモリの研究開発ではDRAM、つまり1T1Cよりも高密度なメモリセルアレイを可能にするため、トランジスタではなく、2端子のスイッチをセル選択素子に使おうとしています。この構成を「1S1R」と呼ぶこともあります。
・・・といったことを記事では書き忘れてました。あちゃー。