Electronics Pick-up by Akira Fukuda

日本で2番目に(?)半導体技術に詳しいライターのブログ

コラム「デバイス通信」を更新。「AMDが開発した第4世代「EPYC」プロセッサのメモリ構成」

EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。

前回の続きです。AMDが発表したサーバー向けプロセッサ「第4世代EPYC」の主記憶(メインメモリ)を解説しています。
前回はキャッシュを説明し、今回は主記憶を説明するという流れです。

eetimes.itmedia.co.jp

主記憶はDDR5 DRAMのRDIMMによって構成します。12チャンネルのDDR5メモリコントローラに最大で24枚のDIMMを接続可能です。主記憶容量は最大で6Tバイトに達します。

詳しくは記事をお読みいただけるとうれしいです。