当ブログではアフィリエイト広告を利用しています
EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。
シリーズ「 imecが語る3nm以降のCMOS技術」の第22回となります。
前回から多層配線技術を解説しています。
銅（Cu）配線の限界に備えた、次世代配線技術の有力候補を挙げています。
imecではルテニウム（Ru）が有力と考え、「セミダマシン」と呼ぶ技術を開発中です。
詳しくは記事をお読みいただけるとうれしいです。
EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。
シリーズ「 imecが語る3nm以降のCMOS技術」の第21回となります。今回から多層配線技術がテーマとなります。
技術ノードの寸法名が7nm、5nm、3nm、2nmと縮小していくのに対し、多層配線のピッチ（MP）はあまり縮みません。
微細化が鈍化してきています。銅配線に限界が見え始めており、代替金属の配線開発が本格的に進んでおります。
詳しくは記事をお読みいただけるとうれしいです。
EETimes Japan様から頂いておりますコラム「デバイス通信」を続けて更新しました。
（すみません！！ 寝ぼけて書いていたようで旧テキストが支離滅裂でした。全面改定しております）
新シリーズ「 imecが語る3nm以降のCMOS技術」の第20回となります。
前回から、ポストシリコン材料のトランジスタ技術に突入しました。
「サブnm時代に向けた2次元材料のトランジスタ技術」です。
前回で不足していた、2次元材料に関する説明を追加しました。
試作したトランジスタ（バックゲート型）の断面観察像と、
シミュレーションでフォークシート構造に応用したときの特性を述べております。
お手すきのときにでも、記事をながめていただけるとうれしいです。
EETimes Japan様から頂いておりますコラム「デバイス通信」を久々に更新しました。
新シリーズ「 imecが語る3nm以降のCMOS技術」の第19回となります。
今回から新しいパートに入ります。ポストシリコン材料のトランジスタ技術です。
2次元（2D）材料をチャンネルに使うMOS FETとなります。
2次元材料は厚みが単原子層～数原子層と薄いので、短チャンネル効果を抑えられます。
詳しくは記事をお読みいただけるとうれしいです。
