EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。
新シリーズ「 imecが語る3nm以降のCMOS技術」の第5回となります。
基本セルの電源配線を基板側に埋め込むだけでなく、電源供給配線網（PDN）を基板裏面（シリコンダイの裏面）に作り込んでしまおうという試みです。電源/接地配線は信号配線に比べると電流が高いので、抵抗を低くしたい。すなわち配線を太くしたい。こうすると基板表面（シリコン表面）の多層金属配線は原則として信号配線だけになるので、配線密度が向上します。基板裏面の配線は太くしやすいので、電源の安定化に寄与します。
詳しくは記事をお読みいただけるとうれしいです。
