EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。
新シリーズ「 imecが語る3nm以降のCMOS技術」の第3回となります。
CMOSロジックの基本セル（スタンダードセル）を縮小するために、電源/接地線を基板側に埋め込む技術（BPR技術）の続きです。電源の安定化と、回路ブロックの縮小に寄与することが明らかになっています。
詳しくは記事を眺めていただけるとうれしいです。
当ブログではアフィリエイト広告を利用しています
EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。
新シリーズ「 imecが語る3nm以降のCMOS技術」の第3回となります。
CMOSロジックの基本セル（スタンダードセル）を縮小するために、電源/接地線を基板側に埋め込む技術（BPR技術）の続きです。電源の安定化と、回路ブロックの縮小に寄与することが明らかになっています。
詳しくは記事を眺めていただけるとうれしいです。