Electronics Pick-up by Akira Fukuda

日本で2番目に(?)半導体技術に詳しいライターのブログ

コラム「デバイス通信」を更新。「電源/接地線の埋め込みで回路ブロックの電圧降下を半分以下に低減」

EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。

新シリーズ「 imecが語る3nm以降のCMOS技術」の第3回となります。

eetimes.itmedia.co.jp

CMOSロジックの基本セル(スタンダードセル)を縮小するために、電源/接地線を基板側に埋め込む技術(BPR技術)の続きです。電源の安定化と、回路ブロックの縮小に寄与することが明らかになっています。

詳しくは記事を眺めていただけるとうれしいです。