Electronics Pick-up by Akira Fukuda

日本で2番目に(?)半導体技術に詳しいライターのブログ

コラム「ストレージ通信」を更新。3D NANDのメモリホール形成におけるエッチングと成膜の難度を軽減

EETimes Japan様から頂いておりますコラム「ストレージ通信」を更新しました。

3D NANDフラッシュメモリの製造とスケーリングに関するシリーズの第14回となります。

eetimes.jp

アスペクト比のメモリホール形成に必要なエッチングと成膜の技術的な難しさを緩和する手法を紹介しております。

1つは、メモリホールの製造を複数の段階に分ける方法。メモリスタックとかメモリティアとか呼ばれている方法です。
もう1つは、ペア薄膜を薄くする方法です。バーティカル・スケーリングとApplied Materialsは呼んでおります。


詳しくは、記事を眺めていただけると作者が喜びます。

メモリホールにおけるエッチングと成膜の難度を軽減する2つの手法 (1/2) - EE Times Japan