EETimes Japan様から頂いておりますコラム「ストレージ通信」を更新しました。
3D NANDフラッシュメモリの製造とスケーリングに関するシリーズの第14回となります。
高アスペクト比のメモリホール形成に必要なエッチングと成膜の技術的な難しさを緩和する手法を紹介しております。
1つは、メモリホールの製造を複数の段階に分ける方法。メモリスタックとかメモリティアとか呼ばれている方法です。
もう１つは、ペア薄膜を薄くする方法です。バーティカル・スケーリングとApplied Materialsは呼んでおります。
詳しくは、記事を眺めていただけると作者が喜びます。
