EETimes Japan様から頂いておりますコラム「ストレージ通信」を更新しました。
3D NANDフラッシュの高密度化と大容量化の製造技術とスケーリングを解説するシリーズ、完結回となります。
前半は、メモリセルアレイを周辺回路を積層してシリコン面積を削減する技術を紹介しています。
後半は、まとめとなる、スケーリングのロードマップ(年表)です。
お手すきのときにでも、眺めていただけるとうれしいです。
当ブログではアフィリエイト広告を利用しています
EETimes Japan様から頂いておりますコラム「ストレージ通信」を更新しました。
3D NANDフラッシュの高密度化と大容量化の製造技術とスケーリングを解説するシリーズ、完結回となります。
前半は、メモリセルアレイを周辺回路を積層してシリコン面積を削減する技術を紹介しています。
後半は、まとめとなる、スケーリングのロードマップ(年表)です。
お手すきのときにでも、眺めていただけるとうれしいです。