当ブログではアフィリエイト広告を利用しています
米国サンフランシスコで開催された国際学会IEDM 2019から、現地レポートをPC Watch様に掲載していただきました。
Samsung Electronicsが1Gbitと大容量の埋め込みMRAM技術を発表しました。埋め込みフラッシュメモリをはるかに超える大きな記憶容量を実現しています。
発表したMRAMの製造技術は28nmのFD SOI CMOSロジック技術です。
原理的にはバルクのプレーナ28nm CMOSやFinFETの28nm CMOSでも同様のMRAMが作れます。
試験生産では90％以上と高い歩留まりを得ているので、実用化の時期はかなり近そうに見えます。
お手すきのときにでも、記事を眺めていただけるとうれしいです。
EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。
「2019年度版 実装技術ロードマップ」を完成報告会のスライドとロードマップ本体から紹介するシリーズです。
第28回となります。
前回から、半導体パッケージの組み立てプロセス技術を扱っています。
今回は、FO-WLPの組み立て工程を紹介しております。
FO-WLPの組み立て工程はかなり複雑です。
初めて構造図を見たときは、組み立て工程が想像できずに困りました。
お手すきのときにでも、記事を眺めていただけるとうれしいです。
米国サンフランシスコで開催された国際学会IEDM 2019から、現地レポートをPC Watch様に掲載していただきました。
インテル（Intel）が4次（L4）キャッシュ向けMRAM技術を発表しました。想定容量は1Gバイト（8Gbit）と非常に大きいです。
発表講演では、2Mバイト（16Mbit）のマクロを試作して評価した結果を説明しています。
それとIBMがLLC（ラストレベルキャシュ）向けMRAM技術を発表したので、その概要を後半に付けています。
書き換えパルスの幅が2ns～3nsと高速のMRAMを実現しています。4Kbitのマクロを試作した結果です。
お手すきのときにでも、記事を眺めていただけるとうれしいです。
PC Watch様から頂いておりますコラム「セミコン業界最前線」を更新しました。
3D NANDフラッシュ関係者は、必読です。
3年ほど前からフラッシュメモリ業界では噂になっていた東芝-WD連合の「不都合な真実」がついに正式に明らかになりました。
量産版の3D NANDセルには東芝が宣伝しているBiCSそのものではなく、SamsungのTCAT技術に類似の技術を使っているという事実です。
やっぱりそうでした。BiCSのポリシリコンワード線では書き込みと読み出しの速度が遅くなってしまうので。
タングステン金属ワード線のTCAT（V-NAND）を量産では使っているという。
WDがIEDMのショートコースで出してきた3D NANDセルの構造がTCAT類似だったもので。
普段は学会では質問はしないのですが（来場者の質問時間を奪うので）。
講演の直後に、誰も質問マイクに立たなかったんです。すると司会者が終了宣言をしてしまう、かも。
まずい、と感じて席を立って最初に質問しました。
スライドに出ていの構造は製品の量産に採用していることを確認。次に最初の世代からかどうかを確認したのですが、英語が下手なせいかうまく通じません。
ちょっとやりとししたら。「All Products」に採用しているとの回答を得ました。すべての製品で採用。
この間に他の方が質問マイクに並んできたので。退去。そしたら他の方が続きの質問をしてくれて。ワード線のタングステン化は書き込み性能と読み出し性能の両方を向上させているとの回答が得られました。
証拠は出た。そこでファクトチェックです。過去に東芝とWDが公表してきた3D NANDセル構造の図面や模型などをチェック。すると興味深い事実が。
というか、自分の目が節穴だということが証明されました（汗）。まあ、細かいことですので、そこはなるべく気にせずに（爆）。
そして仕上げたのが下記の記事です。やっと長年の疑問を記事で解消できました。
【福田昭のセミコン業界最前線】東芝-WD連合の3D NAND、製品の量産にSamsungの技術を採用 - PC Watch
3D NANDフラッシュ技術に興味のある方にとっては、必読のレポート解説です。
この記事が原因で、自分が東芝メモリ出入り禁止にならないことを祈ります（苦笑）。
あ。でも「キオクシア」になったから、もう大丈夫かも。かも。
