EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。
新シリーズ「TSMCが開発してきた最先端パッケージング技術」の第6回となります。
前回に続き、「InFO」技術を拡張したパッケージを紹介しています。今回は「InFO_SoW(System on Wafer)」技術です。
ウエハーに近い大きなモジュールに数多くのシリコンダイ(あるいはチップ)を横に並べてレイアウトし、「InFO」構造を介してチップ間および入出力端子と接続するという、非常にユニークな構造をしています。
この技術は、Cerebras Systemsが開発したウエハースケールの深層学習用プロセッサ「WSE(Wafer Scale Engine)」に採用されました。なお、CerebrasによるWSEの発表では、チップ間の接続技術を明らかにしていませんでした。
詳しくは記事をお読みいただけると助かります(PV向上のために)。