EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。
相互接続技術のシリーズ第3回となります。
「高性能コンピューティングの相互接続技術（3）：NVIDIAがMOSFETの比例縮小則（デナード則）を解説（後編）」
http://eetimes.jp/ee/articles/1701/17/news027.html
修正版のデナード・スケーリングを解説しております。
古典的なスケーリングと修正版のスケーリングの最大の違いは、修正版では縮小してもトランジスタが速くならないことです。0.7倍（70％に縮小）のスケーリングで得られるものは、トランジスタ密度が2倍になることだけ。消費電力は古典的なスケーリング則では増えなかったのが、修正版では増加します。
そして現実は修正版よりも厳しい。レイアウトの制約（FinFETのことだと思われます）があるので、0.7倍に縮小してもトランジスタ密度は2倍にならない。しかも消費電力はさらに増えてしまう。
そこで新技術を開発してはMOSトランジスタに追加していくことで、2倍の密度向上を維持してきたというのが2000年代半ば以降のMOSトランジスタ開発だと言えます（記事ではふれていませんが）。歪みシリコン技術やHKMG（高誘電ゲート絶縁膜と金属ゲート電極）技術、フィンFET技術などの要素技術を開発し、改良し続けてきました。もちろん2000年代半ば以前にも要素技術の開発は常になされていましたし、追加されてきました。ただ、2000年代半ば以降のMOSトランジスタは、これまでの常識とは違った領域へ踏み込んでしまいました。
2010年代はMOSトランジスタの時代が続きます。2020年代もMOSトランジスタの時代が続く可能性が高いです。一つだけ言えることは、2020年代には「微細化が完全に止まる」ことでしょう。といってもすでに微細化が止まっているデバイス分野がいくつもあります（ミクストシグナルやパワーなど）。NANDフラッシュメモリは3次元化でリソグラフィの加工幅を逆に広げました。最後に止まるのがMOSロジックだとも言えます。
