Electronics Pick-up by Akira Fukuda

日本で2番目に(?)半導体技術に詳しいライターのブログ

日経テクノロジーオンラインの「IEDM 2016レポート」がいろいろと間違っていて読んでいて辛い

エンジニアの味方を自称するオンライン誌「日経テクノロジーオンライン」がIEDM 2016レポート特集を組んでいます。読むと一見して内容が素人といいますか、辛すぎます。あんまりこんなことはしたくないし、時間がもったいないんですが、あまりに酷い点は正しておかないと読者が誤読してしまいそうで。


とりあえず言いたいのは。「現地に派遣したのは、なぜベテランの野澤氏じゃないんだー!! 根津氏っていったい誰???」です。あちゃー。


それでは行きます。「>」とあるのは本文の引用箇所です。

まずこの記事
「韓国Samsung Electronics社は、28nm世代のCMOSロジック(28nm LPP Logic)に向けた、8Mビットの混載MRAM(Embedded MRAM)を試作し、「IEDM 2016」で発表した」
http://techon.nikkeibp.co.jp/atcl/event/15/112800090/120800015/

>後者は、「Arrhenius extrapolation」を施した
「アレニウスプロット」を知らないのでしょうか。わざわざ英文表記する意味が不明です

>混載フラッシュや混載SRAMに比べて、
混載SRAMとあるのは、たぶん、混載DRAMの誤りです。いや講演がそうだったし


>「追加する層数が少なく、コスト抑制に向くとした。具体的には、28nmで比較すると、混載フラッシュと混載SRAMは共に10層超の追加が必要になるが、混載MRAMは3層で済む」
追加する層数ではなく、追加するマスクの枚数のことです。明らかな誤りだと思われます


すごいですねー(棒読み)。
次はこれです。
「韓国SK Hynix社と東芝は、4GビットSTT-MRAMを試作し、「IEDM 2016」で発表した」
http://techon.nikkeibp.co.jp/atcl/event/15/112800090/120800014/

>セル面積を縮小して高密度化した上、MTJ素子のピッチを90nmと狭めた
これ、説明の順番が逆です。90nmピッチに詰められたから、セル面積が小さくなったんですよ

>講演の終盤では、1cm角の4GビットSTT-MRAMチップの写真を披露
「チップ写真」イコール「シリコンダイ写真」と思いそうですが、違います。講演で示していたのはパッケージ(ウエハースケールCSPなのでサイズはほぼシリコンダイなんですが)写真です


まだあります。次はこれです。
「「IEDM 2016」の開催初日、2つの研究グループが7nm FinFETについて発表した。一方は台湾TSMC(講演番号:2.6)。もう一方は米IBM社と米GLOBALFOUNDRIES社、韓国Samsung Electronics社のグループである(講演番号:2.7)」
http://techon.nikkeibp.co.jp/atcl/event/15/112800090/120700011/?P=1

しきい値電圧のばらつきも紹介。200mV以内に収まることをアピールしていた。
これはひょっとしたら、講演では上記のように説明していたかも。ただ、論文資料と講演聴講による自分の理解では、マルチしきい電圧(Vt)トランジスタで4種類のVtを200mVの範囲に割り当てた、なんですが

>10nm FinFETプロセスに比べて、ロジック回路やSRAMの面積を約半分にしたり、性能を35〜40%に高めたりすることを目標に掲げる
この表現だと目標値なので、達成したかどうかが分からないのですよ。でも講演では、面積半分と性能向上35〜40%を達成したことを明記してます。IBMグループの研究成果をミスリードして報じています

>10nm FinFETから7nmにすることで、フィンピッチを42nmから27nmに、CPP(Contacted Poly Pitch)を64nmから44nm/48nmに、Mxピッチを48nmから36nmにできるという
この文章は不可思議です。「10nm FinFETから7nmにすることで」なんで可能になるのかがまったくつながっていません


あとは細かい違和感があった記事なので、興味の無い方はすっとばしてください。


産業技術総合研究所 ナノエレクトロニクス研究部門は、Siのトンネル電界効果トランジスタ(トンネルFET)を用いたリング発振器を試作した」
http://techon.nikkeibp.co.jp/atcl/event/15/112800090/120500007/

産総研は、同FETによる低消費電力な集積回路の実現を目指している。集積回路の開発に不可欠なのが、リング発振器である。
リング発振器が不可欠とか、わざわざ書くあたりがなんとも・・・。リリースに書いてあったことをすこし弄って書いたのかもしれません

>リング発振器では、リング状に接続したインバーターによって電圧反転を連続的に繰り返され
うわーうわー。「リング発振器とは何か」の説明をしています。いやでもこういうのを読む人には、説明は不要でしょう。読んでいて恥ずかしくなりました


次も細かい違和感の記事です。
キヤノンは、「グローバルシャッター」方式に対応した4KのCMOSセンサーを開発した」
http://techon.nikkeibp.co.jp/atcl/event/15/112800090/120200003/

CMOSセンサー
CMOSセンサー
>一般的なCMOSセンサー
あのー。1回でも良いから、「イメージセンサー」って書いといてください。CMOSセンサーってアバウトは表現はいったいなんですか。イメージセンサーでしょう、そもそも


それでは結論です。自分は、白金高輪近辺の一部では「狂犬」扱いされている、と風の頼りに聞いております。上等じゃないですか。喧嘩上等ですよ。


「へんなのをIEDMに派遣するんじゃねー! 来年のIEDMは野澤氏あるいは同氏以上の強者を派遣するように!!」


一応フォロー。ソニーの記事はさすがに事前取材した(と推定します)だけあって、良い記事でした。参考になりました。でも、現地取材で即応できる能力が学会・イベントの現地レポートには求められるんです。その意味ではIEDMはハードル高いです。


【追記という言い訳】「こんな大人げないことをせずに、編集部に直接電話すればよいでしょう。あなたは日経エレクトロニクスOBなんだから」という意見は正しいです。

しかし、過去にこれもかなりまずいという記事があって内密に処理しようと編集部に電話して担当記者を呼んでもらったんです。あいにく担当記者は不在だったので、戻ったら電話するように言付けを残しました。

そしたら、しばらくして日経BPの「読者サービスセンター」から電話がかかってきたんすよ。「記事に関するお問い合わせの内容をお知らせください」と電話でいわれました。泣きましたよ。心で。自分は門前払いされるくらい、嫌われていたんだと(クレーマー扱いされていたんだと)。

このような応対をする編集部に、なぜ、僕が電話しなければならないのか。これでも電話して内密に処理したほうが良いという方がいらっしゃたら、その理由を教えてください。

本当は今でもこんなあからさまなことはしたくない。でももう、怖くて電話できないんですよ。同じことを繰り返されるかと想像すると、怖くて。