VLSIシンポジウム3日目レポート

VLSIシンポジウムの3日目（17日）講演からレポートをPCWatchに掲載していただきました。

「半導体チップの動作中に性能変化を把握する」
http://pc.watch.impress.co.jp/docs/news/event/20090618_294587.html

1件はIntelの研究、もう1件はNECの研究です。

前者はマイクロプロセッサの性能変動を市場出荷後にモニターして自動調整をかけるのが狙いの研究です。まだ基礎段階です。

後者は大規模論理回路のパスに遅延時間のズレを測定する回路を組み込んでタイミング不良を検出（および予測）する研究です。スキャンパス方式で半導体チップ全体のタイミング不良の検出と不良個所の特定、そして訂正を可能にします。自動的に悪いところを自分で直してしまう。自分がかけだしのころには想像できなかった世界にまで半導体チップは到達しています。