EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。
新シリーズを始めます。3年ぶりに更新版が発行された「実装技術ロードマップ」の紹介です。
前回の2019年度版に比べると、いろいろとアップデートされています。
第2章で扱う電子機器の動向も、テーマが前回と変わっています。
なお、7月の刊行にもかかわらず、掲載がここまで遅くなったのは筆者の責任です。どうかご容赦くださいませ。
詳しくは記事をお読みいただけるとうれしいです。
コラム「デバイス通信」を更新。「AMDが開発した第4世代EPYCプロセッサのCXLメモリ拡張」
EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。
前回の続きです。AMDが発表したサーバー向けプロセッサ「第4世代EPYC」の拡張記憶（CXLメモリ）を解説しています。
前々回はキャッシュを説明し、前回は主記憶を説明し、今回は拡張記憶を説明する、という流れです。
CXL（物理層はPCIe Gen5）経由でメモリを拡張することには、いくつかの利点があります。まずは接続する半導体メモリの範囲が広がることです。EPYCプロセッサに限らず、最近のCPUがサポートする主記憶用メモリは一種類であることがめずらしくありません。例えばEPYC 9004シリーズは、DDR5 DRAMのRDIMM（および3DS RDIMM）だけをサポートしています。
ほかのメモリが使えないというのは、不便です。CXLインタフェースですとメモリコントローラ（メモリバッファ、メモリエキスパンダなどと呼ばれる）を介して半導体メモリを接続するので、設計の自由度が大幅に高まります。コントローラが対応していれば、なんでもあり、ということになります（原理的には）。
すでにいくつかの半導体メモリ大手が、CXLメモリを開発し、出荷を始めています。
お手すきのときにでも、記事をお読みいただけるとうれしいです。
コラム「セミコン業界最前線」を更新。「IntelがIEDM 2022で披露する次世代の半導体デバイス技術」
PC Watch様から頂いておりますコラム「セミコン業界最前線」を更新しました。
半導体の研究開発コミュニティにおける冬の恒例行事、国際電子デバイス会議（IEDM）が12月3日に始まりました。
Intelは、事前にNDAベースのIEDM講演概要説明会を報道関係者向けに開催しました。その内容と、3日にダウンロード可能になったテクニカルダイジェスト（論文集）の内容を基に解説記事を作成しています。
8件の一般講演の中で最も苦労したのが、電気磁気効果（あるいは磁気電気効果）を利用したスイッチング素子の研究発表です。強誘電体と強磁性体は何度か記事にしていますが、電気磁気効果の記事は初めて。関連論文を読むと、極低温環境でしか生じない効果（厳密には室温だと効果が小さすぎて実用的な意味がない）だとの論文があったり、一方で室温で電気磁気効果を実験している論文があったりと矛盾があるように感じて混乱しました。本当は矛盾ではなく、室温で大きな電気磁気効果を生じる材料（BiFeO3）が発見されたことがブレークスルーになっていたという。ここにたどり着くまでに数時間を要しました(泣)。
あと残念ながら良く分からなかったのが、強誘電体メモリでハフニウム酸化物の強誘電体キャパシタを垂直に積層する研究です。多値記憶方式のメモリセル技術に見えなくもない、のですが論文にはそのような記述がありません。それでは何のために強誘電体キャパシタを積層したのでしょうか。誰か分かる（推定できる）方、教えていただけると助かります。
忘れてました。お手すきのときにでも、記事を読んでいただけると筆者が喜びます。
コラム「デバイス通信」を更新。「AMDが開発した第4世代「EPYC」プロセッサのメモリ構成」
EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。
前回の続きです。AMDが発表したサーバー向けプロセッサ「第4世代EPYC」の主記憶（メインメモリ）を解説しています。
前回はキャッシュを説明し、今回は主記憶を説明するという流れです。
主記憶はDDR5 DRAMのRDIMMによって構成します。12チャンネルのDDR5メモリコントローラに最大で24枚のDIMMを接続可能です。主記憶容量は最大で6Tバイトに達します。
詳しくは記事をお読みいただけるとうれしいです。
