EETimes Japan誌の連載コラム「デバイス通信」を更新しました。ARMのCPU設計シリーズの続き（第10回）です。まだまだ続きます。
「ARMから見た7nm CMOS時代のCPU設計（10）〜PVTコーナーの増加がタイミング解析を難しくする」
http://eetimes.jp/ee/articles/1504/21/news009.html
プロセス（P）、電圧（V）、温度（T）のトレードオフによって設計の収束点が変動します。PVTコーナーが増えると、収束可能な範囲がどんどん狭くなり、設計を困難にします。微細化の進行でPVTコーナーが増える。レイアウト依存性が強まる。設計はますます難しくなります。
お手すきのときにでも閲覧いただけるとうれしいです。
