EETimes Japan誌に掲載しておりますコラム「デバイス通信」を更新しました。ARMのCPUレイアウト設計がまだ続きます。今回のお題は「設計の手戻り（イタレーション）」です。
「ARMから見た7nm CMOS時代のCPU設計（9）〜CPUの性能向上に不可欠な設計の「手戻り」」
http://eetimes.jp/ee/articles/1504/17/news024.html
LSI設計ではふつう、タイミング収束が上手くいかないとか、動作周波数が仕様を満たさないとか、そもそも回路が動かないとか、そういったバグまたは不具合を修正するための手戻り作業をイタレーションと呼んでいます。イタレーションの回数は少ないことが望まれます。
ところがARMのCPU設計では、イタレーションの繰り返しによってレイアウトの調整を繰り返し、動作周波数を少しずつ上げていきます。一定数のイタレーションは前提となります。ここが一般的なLSI設計との大きな違いです。
詳しくは、記事を閲読してくださいませ。
