コラム「ストレージ通信」を更新。3D NANDフラッシュの「垂直方向に並んだセルトランジスタを一気に作る」

EETimes Japan様から頂いておりますコラム「ストレージ通信」を更新しました。

3D NANDフラッシュメモリのシリーズ第11回です。
垂直方向に並んだセルトランジスタを形成する技術の解説回となっております。

製造工程を図面で説明されると「なるほど～」と納得するのですが、これを考え出すのって。
かなりというか、相当に凄いことでは。
しかも「なるほど～」の次が。「これって本当に作れるのだろうか？」ですよ。

もちろん、最初は不良品の山なのですが。いや、だったのですが。
現在では64層のTLC方式で512Gbitクラスのシリコンダイは大量生産中です。
やり続けると、できてしまう。凄いです、人類。

コラム「ストレージ通信」を更新。「高アスペクト比の細長い孔をハードマスクで形成」（続き）

EETimes Japan様から頂いておりますコラム「ストレージ通信」を更新しました。

前回の続きです（タイトル通り（苦笑））。

アスペクト比の非常に大きな孔を開けるために、前回ではハードマスクが必要であることを説明しました。

そして今回は、ハードマスクを使って孔を開ける工程を説明する、という手順になっております。

といってもあまり詳しく深いところは説明しておりません。
反応性イオンエッチング（RIE）の解説記事になってしまうので（爆）。
詳しい記事を専門の方々が書いてくださっておられるので。ご興味のあるかたはこちらを。

なんかいろいろありまして。ブログの更新が滞っております。もうしばらくお待ちくださいませ。

EETimes Japan様から頂いておりますコラム「ストレージ通信」を更新しました。

3D NANDフラッシュメモリの製造で重要なキープロセスの1つ。
もはや細かすぎてタイトルだけだと、なんのことか分かりません（爆）。

メモリスルーホールやコンタクト、スリットなどの細長い孔を開けるプロセスのことを言っております。
アスペクト比（縦横比）がものすごく大きくて、孔が深い。マスクもレジストではもたない。そこでハードマスクという。

詳しくは本文をご参照くださいませ。

PC Watch様から頂いておりますコラム「セミコン業界最前線」を更新しました。

前回の続きとなります。QLC NANDフラッシュメモリの性能を高める切り札とも言える、「SLCバッファ技術」の解説です。

SLCバッファ技術を導入すると、最高性能はTLC NANDフラッシュ（SLCバッファなし）よりも向上します。

もちろん問題（副作用）もあります。良いことばかりとは限りません。

詳しくは記事をお読みいただけるとうれしいです。