EETimes Japan誌のコラム「デバイス通信」を更新しました。シリーズ「ARMから見た7nm時代のCPU設計」の続きです。
「ARMから見た7nm CMOS時代のCPU設計（11）〜回路の遅延時間を変動させるさまざまな要因」
http://eetimes.jp/ee/articles/1504/30/news020.html
遅延時間が寄生抵抗や寄生容量などで変化することは良く知られています。遅延時間を短くするためには、抵抗は低く、容量は小さくが基本。
油断ならないのは温度特性で、温度上昇によって増えたり、減ったり、あるいは室温付近でピークを持ったりと、特性がいろいろと変わります。半導体製品はもっとも狭くても0℃〜70℃の温度範囲で仕様を維持しなければなりません。設計技術者は大変です。
