EETimes Japan誌のコラム「デバイス通信」を更新しました。シリーズ「ARMから見た7nm時代のCPU設計」の続きです。 「ARMから見た7nm CMOS時代のCPU設計（11）〜回路の遅延時間を変動させるさまざまな要因」 http://eetimes.jp/ee/articles/1504/30/news020.h…