PC Watch様から頂いておりますコラム「セミコン業界最前線」を更新しました。
TSMCが開発してきたウエハースケールのパッケージング技術「SoW（System on Wafer）」を解説しています。
始め、TSMCは「InFO_SoW」と呼称していました。
パッケージング技術がInFO（FO-WLP）技術の延長にあるからだと思われます。
最重要技術は「再配線層（RDL）」です。
学会で公表されている構造図面はわざと抽象化しており、詳細は省かれていると考えております。
特にRDLの配線層はシリコンダイ側（回路側）と裏面側では設計ルールが異なっている（回路側が細くて裏面側が太い）ことから、コアを挟んでいる可能性があります。
それから300mmウエハーといいながら、Cerebrasが公表している正方形サイズだと搭載する円板の直径が304mmになってしまう。
当然ながらウエハーの寸法は動かせないので、ウエハーから正方形のシリコンを切り出した後に一回り大きな正方形のキャリアを貼り付けている、あるいは載せていることになります。
もっと言ってしまうと、正方形のシリコン表面（回路側）に微細なRDL（3層配線）を形成してプロセッサコア間とシリコンダイ間を接続し、電源供給用ビアも形成しておく。それから裏面側の太い配線で電源/接地系と入出力系のRDLを構築する。裏面では分散電源モジュールを中央に、正方形の四辺外側に入出力回路およびコネクタを配置する、という流れではないかと（個人的な推測なので記事では書いていません）。
詳しくは記事本体を参照していただけるとうれしいです。
