EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。
新シリーズ「 imecが語る3nm以降のCMOS技術」の第16回となります。
前回に続いてシーケンシャルCFETの製造プロセスを扱っています。
今回はトップ側の製造プロセスにおける温度条件（最高で550℃が望ましい）がテーマです。
トップ側のプロセス温度が高いと、ボトム側のデバイスが劣化してしまう。これを防ぐためにプロセス温度を下げなければならない。
詳しくは記事をお読みいただけるとうれしいです。
当ブログではアフィリエイト広告を利用しています
EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。
新シリーズ「 imecが語る3nm以降のCMOS技術」の第16回となります。
前回に続いてシーケンシャルCFETの製造プロセスを扱っています。
今回はトップ側の製造プロセスにおける温度条件（最高で550℃が望ましい）がテーマです。
トップ側のプロセス温度が高いと、ボトム側のデバイスが劣化してしまう。これを防ぐためにプロセス温度を下げなければならない。
詳しくは記事をお読みいただけるとうれしいです。