EETimes Japan様から頂いておりますコラム「ストレージ通信」を更新しました。
「強誘電体メモリの再発見（11）：FeRAMのメモリセル構造の基礎」
http://eetimes.jp/ee/articles/1708/08/news016.html
メモリセルの等価回路と、シリコン断面の構造を説明しております。
回路では2T2C方式、1T1C方式、チェインセル方式が出てきます。
断面構造では、スタック方式とオフセット方式が出てきます。
いずれも一長一短（トレードオフ）があります。
お手すきのときにでも、眺めていただければ幸いです。
