EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。
新シリーズ「 imecが語る3nm以降のCMOS技術」の第6回となります。
フィンフェット（FinFET）の微細化は限界に来ると言われ続けてCMOSロジックは5nm世代もFinFETで量産開始。
3nm以降の世代に向け、まずはナノシート構造が候補となります。
詳しくは記事をお読みいただけるとうれしいです。
コラム「セミコン業界最前線」を更新。「IMW2021レポート、富士通とソニーが次世代不揮発性メモリをそれぞれ開発」
PC Watch誌から頂いておりますコラム「セミコン業界最前線」を更新しました。
半導体メモリの国際学会「国際メモリワークショップ（IMW）」のレポート初号です。
次世代不揮発性メモリで大きな講演が2つありました。
1つは、富士通グループが米国のベンチャー企業Nanteroと共同開発してきたカーボンナノチューブメモリ（NRAM）の試作発表です。55nmのCMOS技術で16Mbitのメモリチップを製造し、全ビットの動作を確認しました。当初の計画から3年以上の遅れが出ています。これが開発終了の発表なのか、商品化に向けての発表なのか。予断を許しません。
もう1つは、ソニーグループがドイツの研究開発機関と共同開発してきた強誘電体不揮発性メモリ（FeRAM）の最新状況です（招待講演）。64Kbitのシリコンダイを試作し、全ビットの動作を確認しています。元々ドイツの研究機関が新材料のハフニウム酸化物強誘電体を発見し、研究を継続してきました。CMOSイメージセンサーなどのバッファメモリに低消費電力メモリを必要とする、ソニーの要望と合致した共同開発のように見えます。製造技術が130nmのCMOSで記憶容量が64Kbitというのは明らかにテストチップで、まだ先がありそう。55nm/40nm/28nm技術で128Mbitクラスのメモリを作って欲しいところです。
コラム「デバイス通信」を更新。「電源供給配線網（PDN）をシリコンダイの裏面に配置して電源をさらに安定化」
EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。
新シリーズ「 imecが語る3nm以降のCMOS技術」の第5回となります。
基本セルの電源配線を基板側に埋め込むだけでなく、電源供給配線網（PDN）を基板裏面（シリコンダイの裏面）に作り込んでしまおうという試みです。電源/接地配線は信号配線に比べると電流が高いので、抵抗を低くしたい。すなわち配線を太くしたい。こうすると基板表面（シリコン表面）の多層金属配線は原則として信号配線だけになるので、配線密度が向上します。基板裏面の配線は太くしやすいので、電源の安定化に寄与します。
詳しくは記事をお読みいただけるとうれしいです。
VLSIシンポジウム直前レポート「VLSI回路シンポジウム編」
PC Watch様に国際学会「VLSIシンポジウム」の直前レポートを掲載していただきました。
回路技術の研究成果を披露する「VLSI回路シンポジウム」の概要レポートとなります。
デバイス・プロセス技術の研究成果を披露する「VLSI技術シンポジウム」の概要レポートは前日に掲載済みです。
VLSI技術シンポジウム、次世代のトランジスタ技術と不揮発性メモリ技術を展望 - PC Watch
一般の技術講演に絞ったプレビューも今月1日に掲載しております。
【福田昭のセミコン業界最前線】2021年のVLSIシンポジウム、CMOSは1nm以下へと微細化の極限を目指す - PC Watch
お手すきのときにでも、記事を眺めていただけるとうれしいです。
