Electronics Pick-up by Akira Fukuda

日本で2番目に(?)半導体技術に詳しいライターのブログ

コラム「デバイス通信」を更新。半導体レーザーとシリコン光導波路を結合する技術(前編)

EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。

シリコンフォトニクスのシリーズ解説、第18回となります。

eetimes.jp


半導体レーザーとシリコン光導波路を接続する技術(前編) (1/2) - EE Times Japan


光源である半導体レーザーと、シリコン光導波路を結合する技術の紹介です。

最も大きな問題は、シリコンでは半導体レーザーが作れないということ。必然的に、ハイブリッド集積となります。


ここでは前後編で、3種類の技術を説明する予定です。前編は総論と、「レーザー・サブアセンブリ」と呼ぶモジュール技術の解説です。


お手すきのときにでも、眺めていただけるとうれしいです。

フラッシュメモリサミットに中国初の3D NAND開発企業「長江ストレージ」が登場

フラッシュメモリ業界最大のイベント「フラッシュメモリサミット(FMS)」の現地レポートをPC Watch様に掲載していただきました。


pc.watch.impress.co.jp


【イベントレポート】中国初の3D NANDフラッシュ企業がFMSに初登場 - PC Watch


「長江ストレージ」、「XMC」といった名称で知られている中国初の3D NANDフラッシュメモリ開発企業「YMTC」による基調講演の内容報告です。講演者はYMTCのCEOであるSimon Yang氏。Yang氏はシリコンファウンダリのChartered SemiconductorとSMICで技術担当役員をつとめた後、YMTCの前身企業であるXMCに入社したという経歴の持ち主です。


XMCは、ウエハー貼り合わせ技術を得意としています。3D NANDフラッシュでも、周辺回路とメモリセルアレイを別々のウエハーに作り込んでから貼り合わせるという技術を開発したと述べていました。第2世代の3D NANDフラッシュで量産に導入すると講演では説明しておりました。


なお3D NANDフラッシュのメモリセル技術は、電荷捕獲方式なのか、浮遊ゲート方式なのかについては、説明がありませんでした。


詳しくは記事をお読みいただけるとうれしいです。

コラム「セミコン業界最前線」を更新。「Micronが3D NANDの開発で浮遊ゲート技術から撤退へ」

PC Watch様から頂いておりますコラム「セミコン業界最前線」を更新しました。


pc.watch.impress.co.jp

【福田昭のセミコン業界最前線】Micronが浮遊ゲート技術の3D NANDフラッシュ開発から撤退へ - PC Watch


Micronはこれまで、Intelと3D NANDフラッシュを共同開発してきました。
共同開発は第3世代まで終了し、第4世代以降は各社が独自に判断していくことで合意済みです。

MicronとIntelは、Samsung東芝などと違い、3D NANDフラッシュのセルに浮遊ゲート技術を採用してきました。
ところが独自開発となる第4世代では、Micronは浮遊ゲートから撤退し、
Samsungなどと同じ電荷捕獲(チャージトラップ)技術を採用すると表明しました。
といってもFMSの講演の中でチラッとだけのお知らせです。


詳しくは記事をお読みいただけると、いろいろと分かります。記事には背景情報も入っておりますよー。

コラム「ストレージ通信」を更新。HDD大手Seagate Technologyの2018会計年度決算報告

EETimes Japan様から頂いておりますコラム「ストレージ通信」を更新しました。


eetimes.jp


HDD大手Seagateの通年決算、営業利益が前年比55%増と大幅な伸び - EE Times Japan


前回のWestern Digitalに続き、HDD大手Seagate Technologyの通年業績です。


Seagateは売り上げのほとんどがHDDで、唯一のHDD専業と言っても良いくらい。
本当は将来性の高いSSDの扱いをどんどん増やしたいのですが、
決算の数字を見る限りは、あまり・・・。

むしろHDDのエンタープライズ向けが容量拡大による単価上昇で、利益を稼いでいるように見えます。


詳しくは記事をお読みいただけるとうれしいです。

恐るべき勢いで進化する3D NANDの現実、「Flash Memory Summit」現地レポート2本を掲載

フラッシュメモリ業界最大のイベント「Flash Memory Summit」が今年も米国カリフォルニアのシリコンバレーで開催されました。

現地レポート2本を続けてPC Watch様に掲載していただいております。

pc.watch.impress.co.jp

東芝メモリのキーノート講演からレポートです。


pc.watch.impress.co.jp

SK Hynixのキーノート講演からレポートです。


昨年から今年にかけて3D NANDフラッシュは恐るべき勢いで進化しました。

ワード線の積層数は64層だったのが96層に超高層化しています。

そして多値記憶技術にブレークスルーがありました。QLC(4bit/セル)技術が商業化されたのです。

高層化で1.5倍の記憶密度向上。
QLC技術への移行で1.33倍の記憶密度向上。

両者を組み合わせると、1.995倍の記憶密度向上です。約2倍の記憶密度向上が、わずか1年で達成されています。
いや本当にびっくりしています。
昨年のフラッシュメモリサミットでは「64層とTLCでいったんストップかなあ」とか予想していたのですが。
完全にはずれています。

シリコンダイ当たりの記憶容量は1.33Tbitに達しました。1年前の最高水準である512Gbitの2倍強です。あわわ。
16枚収容でワンパッケージが2.66Tバイトですよ。2TバイトのHDDが、15mm角ほどのワンパッケージに入ってしまう。ホントですか。

すみません。ちょっと興奮してしまって(汗)。

とりあえずは記事をじっくりと読んでくださいませ。お願いします。

コラム「セミコン業界最前線」を更新。パナソニックとTSMCの次世代ReRAM技術

PC Watch様から頂いておりますコラム「セミコン業界最前線」を更新しました。


pc.watch.impress.co.jp


【福田昭のセミコン業界最前線】パナソニックとTSMCが次世代ReRAMを2019年製品化へ - PC Watch


抵抗変化メモリ(ReRAM)を微細化することで、マイコンやSoCなどが内蔵するフラッシュメモリを置き換えようという動きです。
埋め込みメモリはCMOSロジック製造との互換性維持が前提条件なのですが、
フラッシュメモリは記憶素子がトランジスタであり、CMOSロジックの微細化に伴うトランジスタの革新についていけなくなっております。

ReRAMはその点、微細化の追従がかなり容易です。特にMRAMマイコンと同様に配線工程に記憶素子を作り込む方式は、微細化によってトランジスタ技術が革新的に変化しても、問題なく微細化を続けていけるという素晴らしい方式です。CMOSロジックで16nm以下の技術を使う回路の埋め込み不揮発性メモリはすべて、この方式になると個人的には予測しております。

パナソニックTSMCの技術開発の状況は、記事をお読みいただけますよう、お願いいたします。


抵抗変化メモリの知的材料設計 (大阪大学新世紀レクチャー 計算機マテリアルデザイン先端研究事例)

抵抗変化メモリの知的材料設計 (大阪大学新世紀レクチャー 計算機マテリアルデザイン先端研究事例)